下列VerilogHDL程序所描述的是一个计数器，该计数器的模是（）modulecount(CLK，OUT);inputCLK;outputreg[]OUT;always@(negedgeCLK)beginif(OUT==’d)OUT<=;elseOUT<=OUT+;endendmodule