下列VerilogHDL程序所描述的电路是()moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule

  尔雅 智慧树 mooc


+
账户
更新
搜索
帮助
主页