四位全加器由顶层原理图和底层位全加器VHDL生成symbol，将生成的电路图和仿真结果以图片形式上传（要求：上传电路原理图和仿真结果两张图片）评分规则原理图要能够展示一位全加器的Symbol，仿真波形要求加法结果正确第五讲EDA（）——计数器的设计第五讲单元测验