在时序逻辑电路中，保持时间约束不可违反；一旦违反，可以通过降频的方式来修正，但是这样会降低电路的性能