在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行