在verilogHDL中，整常数有三种表示方式，表达成的方式，则默认这是一个十进制数，默认位宽是（）位