如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是（）moduleFF(Q，DATA，CLK)inputDATA，CLK;outputQ;regQ;always@(posedgeCLK)beginQ<=DATA;endendmodule