对于VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转换成门级网表