底层VHDL实现D功能，顶层VHDL实现同步单脉冲发生器（D触发器采用同一时钟），将仿真结果以图片形式上传评分规则第七讲时序逻辑电路的设计第七讲单元测验