某同步时序电路状态图如下，初始状态为，试用D触发器及最少的逻辑门设计实现