现利用该触发器及最少的逻辑门设计实现某同步时序电路，状态图如下，初始状态为