设计一个组合逻辑电路，输入为一个位二进制数，当输入能被或整除时，要求电路输出端Y输出一个高电平；否则输出低电平