设计进制加计数器时，其进位信号可直接从芯片的CO端取;置数端高电平有效时，采样值在状态图中一定会存在;异步清零时，应采用与门采样