module_bitBINbcd(Bin，BCD，BCD);input[]Bin;outputreg[]BCD，BCD;always@(Bin)begin{BCD，BCD}=’h;if(Bin<)beginBCD=’h;BCD=Bin;endelsebeginBCD=’h;BCD=Bin’d;endendendmodule